Блок интегрирования типа Д07
Нормативно-технический документ
ТУ 25-02.ЭД1.050236-85
Конструкция и принцип действия
Блок (рис. 1) состоит из шасси, жестко связанного с передней панелью, и сварного корпуса.
Корпус блока рассчитан на щитовой утопленный монтаж на вертикальной плоскости. Корпус крепится к щиту с помощью рамы, которая прижимает обечайку корпуса к наружной стороне щита. На задней стенке корпуса размещена колодка с тридцатью коммутационными зажимами, к которым "под винт" подключаются внешние электрические соединения блока. Штуцер служит для подвода сжатого воздуха во внутреннюю полость корпуса при работе в запыленных помещениях. С помощью винта осуществляется заземление корпуса.
Органы настройки и контроля блока расположены на боковых панелях внутри корпуса с правой стороны шасси. Доступ к этим панелям обеспечивается при частичном выдвижении шасси из корпуса. Для этого используется кнопка замка, расположенная в нижней части передней панели, с последующим выдвижением шасси до упора.
Электрические связи шасси с клеммной колодкой обеспечиваются гибким кроссом, оканчивающимся на стороне шасси штепсельными разъемами. Используется защелка замка в нижней части шасси.
Электрическая схема блока приведена на рис. 2.
Электрическая схема блока:
1 - модуль Ф001.1;
2, 16 - интеграторы;
3 - генератор;
4 - триггер;
5 - сумматор;
6 - преобразователь;
7 - логическое устройство;
8 - гальванический разделитель;
9 - источник опорного напряжения;
10 - делитель частоты;
11 - модуль Д007.1;
12 - плата Д007.А;
13 - сигнализатор питания;
14 - входное логическое устройство;
15 - схема управления панелью;
17 - реверсивный счетчик;
18 - цифровой ограничитель;
19 - цифро-аналоговый преобразователь ЦАП;
20 - устройство памяти;
21 - плата Д007;
22 - выходной усилитель;
23 - ограничитель;
24 - модуль ИПС05;
25 - преобразователь напряжения;
26 - стабилизатор напряжения
Шасси блока объединяет три конструктивно-функциональных модуля: модуль Ф001.1, модуль Д007.1 и источник питания ИПС05. Электрические связи модулей друг с другом и со штепсельными разъемами осуществляются с помощью жгута. На передней панели блока расположены световые индикаторы достижения выходным сигналом уровней ограничения.
С боковых сторон шасси закрывается съемными защитными металлическими крышками. На правой крышке расположено окно, открывающее доступ к панелям органов настройки и контроля блока.
Модуль Ф001.1 содержит следующие функциональные узлы: ПНЧ - преобразователь напряжения в частоту, логическое устройство, гальванический разделитель, делитель частоты, сумматор, источник опорного напряжения.
ПНЧ - состоит в свою очередь из трех узлов: интегратора, трехпозиционного триггера, генератора. Аналоговый двуполярный входной сигнал Х0 модуля интегрируется интегратором. В последнем может быть введена зона нечувствительности, величина которой определяется степенью резистивной отрицательной обратной связи интегратора. Скорость интегрирования пропорциональна абсолютному значению входного сигнала Х0, а направление интегрирования зависит от полярности входного сигнала Х0. С выхода интегратора сигнал поступает на вход трехпозиционного триггера, задающего порог, до которого может измениться напряжение на выходе интегратора. На другой вход триггера поступают с выхода генератора импульсы с фиксированным значением длительности и амплитуды. Длительность следования импульсов на выходе генератора пропорциональна постоянной времени интегрирования Т блока. Путем изменения этой длительности осуществляется плавная установка постоянной времени интегрирования блока.
Интегратор и триггер охвачены жесткой отрицательной обратной связью, передающей среднее значение выходного сигнала ПНЧ на его вход, в результате чего частота импульсов на выходе ПНЧ оказывается пропорциональной абсолютному значению входного сигнала.
Знак входного сигнала Х0 определяет: на каком из выходов ПНЧ появляются импульсы.
С выхода ПНЧ импульсы поступают на логическое устройство, разрешающее дальнейшее их прохождение лишь при наличии сигнала разрешения интегрирования в прямом (q=1) или в обратном направлении (q_=1).
С выхода логического устройства по каждому из каналов импульсы поступают на гальванический разделитель входных и выходных цепей.
Делитель частоты МнТ дискретно изменяет постоянную времени интегрирования модуля.
Частота следования импульсов на выходе модуля определяется формулой:
f = m/T,
где m = 4000 - коэффициент, значение которого постоянно и определяется схемой ПНЧ модуля Ф001.1 и реверсивного счетчика платы Д007.А.
Сумматор позволяет масштабировать сигналы постоянного тока Х1 (0-10 В; 0-5; 0-20 мА или 4-20 мА) и Х2 (0-10 В) и суммировать их.
Источник опорного напряжения формирует опорное напряжение Uоп, равное минус 10 В.
Цепи входных сигналов Х0, Х1, Х2, q и q_ гальванически связаны с выходными сигналами модуля Y и -Uоп и гальванически разделены с остальными выходными сигналами модуля.
Плата Д007.А модуля Д007.1 содержит следующие функциональные узлы: входное логическое устройство, реверсивный счетчик, ЦАП - цифро-аналоговый преобразователь, цифровой ограничитель, устройство памяти, схему управления памятью, сигнализатор питания и источник опорного напряжения.
Входное логическое устройство содержит логические элементы "И-НЕ" и "ИЛИ".
С выхода модуля Ф001.1 импульсы поступают на выводы 5 или 6 модуля Д007.1 и далее на элементы "ИЛИ", где логически суммируются с сигналом перегона в сторону "больше" или "меньше", сформированным на элементе "И", который при поступлении сигналов перегона q или q разрешает прохождение импульсов с вывода 13 модуля.
С выхода элемента "ИЛИ" импульсы поступают на элемент "И", который разрешает прохождение этих импульсов на реверсивный счетчик только при отсутствии всех сигналов запрета.
Сигналы запрета формируются элементами "И" входного устройства при наличии сигналов ограничения на входах 10 или 9 модуля и при отсутствии сигналов запрета ограничения соответственно qо или qон.
При наличии сигналов запрета ограничения (qо=1) или (qон=1) при достижении выходным сигналом минимального или максимального возможного значения цифровой ограничитель формирует сигнал запрета счета.
Сигналы запрета формируются также схемой управления памятью при исчезновении и восстановлении напряжения питания блока.
Реверсивный счетчик осуществляет прибавление или вычитание единицы при поступлении каждого импульса на вход соответственно "+1" или "-1" счетчика. Выходом счетчика является цифровой код, который преобразуется цифро-аналоговым преобразователем в унифицированный однополярный сигнал постоянного тока Y1.
При перерывах в питании схема управления памятью, управляемая сигнализатором питания, выдает сигналы, принуждающие записывать информацию из реверсивного счетчика в устройство памяти при исчезновении питания и записывать информацию из устройства памяти в реверсивный счетчик при восстановлении питания.
Устройство памяти обеспечивает свойство сохранять информацию при исчезновении питания.
Источник опорного напряжения формирует опорное напряжение +Uоп, которое является опорным напряжением ЦАП.
Плата Д007.Б модуля Д007.1 содержит два узла: выходной усилитель и ограничители.
Кроме того, плата содержит переключатель перегона, осуществляющий дискретное изменение скорости принудительного изменения выходного сигнала путем переключения вывода 13 платы Д007.А к расположенным в источнике питания ИПС05 генераторам импульсов с различной частотой.
Выходной усилитель содержит преобразователи однополярного сигнала напряжения постоянного тока Y1, поступающего с выхода платы Д007.А, в двуполярный сигнал напряжения Y21 и в токовый двуполярный сигнал Y22 постоянного тока.
Выходной усилитель содержит переключатель "U/I", который определяет род выходного сигнала Y2 блока (Y21 или Y22).
При достижении входным сигналом Хор уровней ограничения Х или н Хн, где и н - масштабные коэффициенты, а сигналы Х и Хн - предельные уровни ограничения, ограничитель формирует сигнал высокого уровня напряжения на выводах соответственно 9 или 10 данной платы, поступающий на плату Д007.А, и сигнал низкого уровня напряжения соответственно на выводах 7 или 8 платы. При этом срабатывает одно из выходных реле ограничителя: светится светодиод V1 или V2, расположенный на передней панели блока. Выходами ограничителя Z и Zн являются изменения состояния контактов соответствующего реле при достижении сигналов Хор уровней ограничения.
Модуль состоит из двух плат.
На плате А (стабилизатор напряжения) происходит преобразование напряжения питания в напряжение постоянного тока (нестабилизированное напряжение плюс 27 В и стабилизированное напряжение плюс 5 В), формирование импульсов низкой частоты fнч и гальваническое разделение выходных цепей платы относительно цепей питания.
Плата Б (преобразователь напряжения) осуществляет формирование импульсов высокой частоты fч и преобразование стабилизированного напряжения постоянного тока плюс 5 В, поступающего с выхода платы А, в стабилизированное напряжение постоянного тока плюс или минус 15 В, формируемое двумя гальванически разделенными между собой источниками питания.
Вводы 10-12 модуля ИПС05 гальванически разделены в блоке с остальными выводами модуля, а выводы 7-9 модуля ИПС05 гальванически связаны в блоке с выводами 1-4 и 13 этого модуля.
Схема внешних соединений блока приведена на рис. 3.
Схема внешних соединений блока
Примечания: 1. Неиспользуемые входы Х0, Х1, Х2 должны быть закорочены.
2. Если входы Хор, Хн, Х не используются в схеме регулирования, рекомендуется применение ограничителя для визуальной сигнализации предельных уровней ограничения (н=0; =1). Должны быть соединены между собой следующие группы выводов 11-13; 15-17-19; 4-6-8.
3. Полярность входных сигналов Х1 и Х2, указанная вне скобок (в скобках), соответствует уменьшению (увеличению) сигнала Y. Полярность выходных сигналов Y2, указанная вне скобок (в скобках) соответствует верхней (нижней) половине диапазона изменения этих сигналов.
4. Интегрирование в прямом направлении (q=1; q-=0) приводит к увеличению (уменьшению) выходных сигналов Y1; Y2 при положительной (отрицательной полярности сигнала Х0 относительно общей точки входных цепей. Интегрирование в обратном направлении (q=0; q-=1) приводит к противоположной зависимости.
На вход сумматора Х1 может быть подан один из входных сигналов 0-5; 0-20; 4-20 мА, 0-10 В по выбору. При этом нужный вид и номинальный диапазон изменения входного сигнала устанавливается при помощи замыкателя на панели настроек модуля Ф001.1.
Вид выходного сигнала Y2 (токовый или по напряжению) коммутируется замыкателем на панели настроек модуля Д007.1.
Токовые входы блока в случае необходимости шунтируются защитными устройствами В01, предохраняющими сигнальную цепь от обрыва. Плюс устройства В01 подключается при этом к положительному выводу источника.
Входными сигналами разрешения интегрирования q и q- могут быть либо замыкания ключа на общую точку входа (ОТ), либо импульсы с выхода регулирующих приборов. Вид входного сигнала устанавливается при помощи замыкателя на панели настроек модуля Ф001.1.
Входы Х0, Х1, Х2, q, q- и выходы Y и -Uоп гальванически отделены от остальных цепей.
При интегрировании аналогового входного сигнала этот сигнал подается на вход Х0, а сигналы, разрешающие интегрирование в прямом либо обратном направлении по отношению к знаку аналогового сигнала - на вход q, либо q-. Если оба сигнала q и q- равны 0 либо 1, интегрирование происходить не будет.
При управлении интегрированием регулирующими блоками типов Р27, Р28 следует выход Z1 этих блоков (импульсы 0; 24 В) соединить по трехпроводной схеме с входами q, q- блока;
при отсутствии внешнего аналогового интегрируемого сигнала на вход Х0 может быть подано опорное напряжение - Uоп.
Принудительное изменение выходных сигналов Y1 и Y2 (перегон) производится замыканием входов перегона q или q с общей точки (ОТ). При этом напряжение на входах в состоянии "Лог.1" не должно превышать 20 В.
Скорость перегона определяется положением замыкателя переключателя перегон на панели настроек модуля Д007.1.
Ограничение выходного сигнала производится при отсутствии сигналов запрета ограничения qо и qон при достижении сигнала Хор уровней Х и нХн. Для ограничения выходного сигнала при достижении им уровней ограничения следует подключить ко входу Хор выход Y1. Для формирования уровней ограничения возможно подключение опорного напряжения +Uоп= +10 В ко входам Х и Хн.
При наличии сигналов запрета ограничения qо или qон и выхода значения сигнала Хор за уровень ограничения соответственно Х или нХн прекращения изменения выходных сигналов Y1 и Y2 не будет, однако выходные контакты сигнализатора Z или Zн изменят свое состояние на "Лог.1".
Блок может использоваться в качестве апериодического или реального дифференцирующего звена (рис. 4). В первом случае интегратор должен быть охвачен жесткой отрицательной обратной связью, а во втором - усилитель должен быть охвачен отрицательной обратной связью, содержащей интегратор.
Схема преобразования входного сигнала Х1 по опериодическому (А) или дифференциальному (Д) законам
Примечания: 1. Преобразованию подвергается полярность входного сигнала Х1, указанная на схеме.
2. В блоке устанавливается 2=1, а для Д - закона преобразования 1 ?1.
3. Подключение остальных цепей согласно схеме на рис. 3.
Блок может использоваться для автоподстройки постоянной времени интегрирования. Схема применения блока для трехступенчатой автоподстройки показана на рис. 5.
Схема преобразования входного сигнала Х, Хор с трехступенчатой автоподстройкой постоянной времени интегрирования
Примечание. Подключение остальных цепей согласно схеме на рис. 3. Выводы 6 и 8 должны быть свободны, сигнал Х1 - 0...10 В.
В комплект поставки входят: изделия в объеме, оговоренном в заказе, паспорт, техническое описание и инструкция по эксплуатации, ЗИП.
Характеристики Электротехнического оборудования
Характеристики станков
Характеристики КПО
Характеристики импортного оборудования
Характеристики насосного оборудования
Марки стали и сплавов
Прочее оборудование
